TOP > 国内特許検索 > 電圧・時間変換器及びアナログ・デジタル変換器

電圧・時間変換器及びアナログ・デジタル変換器

国内特許コード	P190016081
整理番号	(S2018-0031-N0)
掲載日	2019年5月27日
出願番号	特願2018-159235
公開番号	特開2019-071604
出願日	平成30年8月28日(2018.8.28)
公開日	令和元年5月9日(2019.5.9)
優先権データ	特願2017-197050 (2017.10.10) JP
発明者	大畠賢一
出願人	国立大学法人鹿児島大学
発明の名称	電圧・時間変換器及びアナログ・デジタル変換器
発明の概要	【課題】良好な線形性を得ることができる電圧・時間変換器を提供する。また、変換精度を上げても消費電力の増加、動作速度の低下を抑制することができるアナログ・デジタル変換器を提供する。【解決手段】電圧・時間変換器１Ａは、差動電圧信号（Ｖ_ｉｎｐ，Ｖ_ｉｎｎ）を時間出力に変換する。変換回路２０は、差動電圧信号（Ｖ_ｉｎｐ，Ｖ_ｉｎｎ）をゲート電圧として入力し、差動電圧信号（Ｖ_ｉｎｐ，Ｖ_ｉｎｎ）の大きさに応じた時間出力を示すタイミング信号（ＳＴＡＲＴ，ＳＴＯＰ）に線形変換する第１のＭＯＳ差動回路を備える。歪み補正回路３０は、差動電圧信号（Ｖ_ｉｎｐ，Ｖ_ｉｎｎ）からタイミング信号（ＳＴＡＲＴ，ＳＴＯＰ）への線形変換が線形性を保つように、第１のＭＯＳ差動回路から出力されタイミング信号（ＳＴＡＲＴ，ＳＴＯＰ）に対応する一対の電流を補正する。【選択図】図１
従来技術、競合技術の概要	ＣＭＯＳ（Complementary Metal Oxide Semiconductor）の微細化に伴い、デジタル回路の性能向上はめざましく、小面積化、高速化、低電力化が進んでいる。アナログ回路においても、微細化による遮断周波数の向上により、ミリ波やテラＨｚ領域で動作可能なＬＳＩ（Large-Scale Integration）が登場している。しかしながら、その反面、真性利得の低下、素子ばらつきの増大、電源電圧低下に伴うＳＮ比の劣化など、微細化の負の側面も顕在化しており、これを解決する様々な技術が検討されている。その中で最近、信号を時間領域で表現して処理する時間領域アナログ技術が注目を集めている。時間領域で信号を表現すれば、電源電圧に制限されない信号表現が可能となり、デジタル回路中心の回路構成が可能となるため、微細化の恩恵を享受しやすい。こうした背景の下、時間領域アナログ技術を用いたアナログ・デジタル変換器（Analog-to-Digital Converter；ADC）の研究も盛んに行われている。例えば非特許文献１では、電圧・時間変換器（Voltage-to-Time Converter；VTC）と時間・デジタル変換器（Time-to-Digital Converter；TDC）を組み合わせたアナログ・デジタル変換器が報告されている。このアナログ・デジタル変換器では、入力した差動電圧信号が、電圧・時間変換器で時間出力に変換された後、時間・デジタル変換器において時間出力がデジタル信号へ変換される。時間・デジタル変換器としては高速化に適した並列型が採用されており、並列型の時間・デジタル変換器では、５ＧＨｚの高速動作が１７０ｆＪ／ｃｏｎｖ．－ｓｔｅｐという低エネルギーで実現されている。また、従来の電圧領域のアナログ・デジタル変換器と時間領域のアナログ・デジタル変換器を組み合わせる試みも報告されている（非特許文献２参照）。この組み合わせでは、逐次変換型（Successive Approximations Register；ＳＡＲ）アナログ・デジタル変換器で粗い変換が行われた後に、入力した差動電圧信号と粗い変換結果との残差信号が、時間領域のアナログ・デジタル変換器でデジタル信号に変換される。これにより、動作速度は２５０ｋＨｚと低速ではあるが、２．０２ｆＪ／ｃｏｎｖ．－ｓｔｅｐという極低エネルギー動作を可能とするアナログ・デジタル変換器が実現されている。
産業上の利用分野	本発明は、電圧・時間変換器及びアナログ・デジタル変換器に関する。
特許請求の範囲	【請求項1】差動電圧信号をゲート電圧として入力し、該差動電圧信号の大きさに応じた時間出力を示す一対のパルス電圧信号に変換する第１のＭＯＳ差動回路を備える変換回路と、前記変換回路における前記差動電圧信号から前記一対のパルス電圧信号への変換が線形性を保つように、前記一対のパルス電圧信号に対応する電流として前記第１のＭＯＳ差動回路から出力される一対の電流を補正する補正回路と、を備える電圧・時間変換器。【請求項2】前記補正回路は、前記一対の電流にそれぞれ補正電流を加えることにより、前記一対のパルス電圧信号に含まれる前記差動電圧信号の高次成分を除去する第２のＭＯＳ差動回路を備える歪み補正回路である、請求項１に記載の電圧・時間変換器。【請求項3】前記第１のＭＯＳ差動回路と前記第２のＭＯＳ差動回路とで、入力する前記差動電圧信号の極性が逆であり、前記第１のＭＯＳ差動回路において前記差動電圧信号を入力するＣＭＯＳの利得係数βと、前記第２のＭＯＳ差動回路において前記差動電圧信号を入力するＣＭＯＳの利得係数β_ｃとの関係が、 β_ｃ＝（３－２√２）β を満たす、請求項２に記載の電圧・時間変換器。【請求項4】前記第２のＭＯＳ差動回路に入力する２つのゲート電圧を一定の電圧とし、前記第１のＭＯＳ差動回路において前記差動電圧信号を入力するＣＭＯＳの利得係数βと、前記第２のＭＯＳ差動回路において前記２つのゲート電圧を入力するＣＭＯＳの利得係数β_ｃとの関係が、 β_ｃ＝β を満たし、前記第１のＭＯＳ差動回路に入力される前記差動電圧信号のコモンレベルＶ_ｃｏｍと、前記第２のＭＯＳ差動回路に入力される前記２つのゲート電圧のコモンレベルＶ_ｃとの関係が、Ｖ_ｃｏｍ＝Ｖ_ｃを満たす、請求項２に記載の電圧・時間変換器。【請求項5】前記第２のＭＯＳ差動回路へ入力される前記２つのゲート電圧の正側電圧と負側電圧との間に、前記一対のパルス電圧信号に含まれるオフセット成分を打ち消すオフセットを与える、請求項４に記載の電圧・時間変換器。【請求項6】前記変換回路は、前記第１のＭＯＳ差動回路に一対の抵抗を挿入することにより、前記差動電圧信号に比例して増加する前記一対の電流を出力し、前記補正回路は、前記一対の電流にそれぞれ補正電流を加えることにより、前記差動電圧信号と前記一対のパルス電圧信号に対応する電流との伝達関数を、理想的な伝達関数に折れ線近似する、請求項１に記載の電圧・時間変換器。【請求項7】前記補正回路は、前記差動電圧信号をゲート電圧として入力し、一対の抵抗が挿入され、前記差動電圧信号に比例して増加する前記補正電流を出力する少なくとも１つの第３のＭＯＳ差動回路を備える、請求項６に記載の電圧・時間変換器。【請求項8】前記補正回路は、一定の電圧をゲート電圧として入力し、一定の電流を前記補正電流として出力する第４のＭＯＳ差動回路を備える、請求項６に記載の電圧・時間変換器。【請求項9】ゲート電圧を入力する一対のＣＭＯＳのソース端子が分離されて、各々のソース端子にクロック信号により制御される別のＣＭＯＳが接続されている、請求項１から８のいずれか一項に記載の電圧・時間変換器。【請求項10】入力した差動電圧信号を、ｎ（ｎは自然数）ビットのデジタル信号のうちの上位ｍ（ｍはｎより少ない自然数）ビットの上位デジタル信号に変換する上位ＡＤ変換器と、前記差動電圧信号と、前記上位ＡＤ変換器から出力された上位デジタル信号とに基づいて、前記差動電圧信号の残差信号を発生させる残差発生回路と、前記残差信号を、ｎビットのデジタル信号のうちの下位ｎ－ｍビットの下位デジタル信号に変換する下位ＡＤ変換器と、前記上位デジタル信号と、前記下位デジタル信号とを合成して、ｎビットのデジタル信号として出力する合成器と、を備え、前記上位ＡＤ変換器及び前記下位ＡＤ変換器の少なくとも一方が、請求項１から９のいずれか一項に記載の電圧・時間変換器を備えている、アナログ・デジタル変換器。
国際特許分類(IPC)	H03M 1/50 時間間隔への中間変換を行うもの H03K 5/153 入力信号が予定された特性にきたとき瞬時にまたはある時間間隔をもって１つのパルスを与える配置
Fターム	5J022AA11 中間変換型 5J022CF02 増幅器（差動・演算） 5J039DA01 電圧比較
画像 ※ 画像をクリックすると拡大します。
出願権利状態	公開

英語項目の表示

発明の名称	VOLTAGE-TIME CONVERTER AND ANALOG-DIGITAL CONVERTER
発明の概要	PROBLEM TO BE SOLVED: To provide a voltage^-time converter capable of acquiring good linearity and to provide an analog-digital converter capable of suppressing an increase in power consumption and lowering of an operation speed even when conversion accuracy is increased. SOLUTION: A voltage-time converter 1A converts differential voltage signals (V_inp, V_inn) into a time output. A conversion circuit 20 includes a first MOS differential circuit which inputs the differential voltage signals (V_inp, V_inn) as a gate voltage and linearly converts it into timing signals (START, STOP) showing a time output corresponding to a magnitude of each of the differential voltage signals (V_inp, V_inn). A distortion correction circuit 30 is output from the first MOS differential circuit and corrects a pair of electric currents corresponding to timing signals (START, STOP) so that linear conversion from the differential voltage signals (V_inp, V_inn) into the timing signals (START, STOP) keeps linearity.

発明の名称

VOLTAGE-TIME CONVERTER AND ANALOG-DIGITAL CONVERTER UPDATE

発明の概要

PROBLEM TO BE SOLVED: To provide a voltage^-time converter capable of acquiring good linearity and to provide an analog-digital converter capable of suppressing an increase in power consumption and lowering of an operation speed even when conversion accuracy is increased.
SOLUTION: A voltage-time converter 1A converts differential voltage signals (V_inp, V_inn) into a time output. A conversion circuit 20 includes a first MOS differential circuit which inputs the differential voltage signals (V_inp, V_inn) as a gate voltage and linearly converts it into timing signals (START, STOP) showing a time output corresponding to a magnitude of each of the differential voltage signals (V_inp, V_inn). A distortion correction circuit 30 is output from the first MOS differential circuit and corrects a pair of electric currents corresponding to timing signals (START, STOP) so that linear conversion from the differential voltage signals (V_inp, V_inn) into the timing signals (START, STOP) keeps linearity.

※ 特許の内容に興味を持たれた方、ライセンスをご希望の方は、下記「問合せ先」までお問い合わせください。